V případě hladinového klopného obvodu D může vzniknout problém označovaný jako tzv. ripple-through. V době trvání hladiny hodinového signálu Clk, během které je klopný obvod D aktivní, se v případě vícenásobné změny vstupního datového signálu D všechny tyto změny přenesou v této době ihned na výstup obvodu. Na výstupu se tak může vícekrát změnit hodnota a zůstane zde do příští aktivní doby ta z nich, která se na vstupu D objeví jako poslední před skončením aktivní doby (změny hladiny signálu Clk). Jako řešení se obvykle používá zkrácení aktivní doby klopného obvodu D tím, že se k jeho vstupu Clk připojí sudý počet hradel NAND, jejichž zpoždění posune dobu trvání aktivní hladiny Clk mimo dobu trvání změn na vstupu D.